好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或
多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。
1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。
每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴格，可按C=1/f計算；即10MHz取0.1uf。
由于不論使用怎樣的電源分配方案，整個系統會產生足夠導致問題發生的噪聲，額外的過濾措施是必需的。這一任務由旁路電容完成。一般來說，一個1uf-10uf 的電容將被放在系統的電源接入端，板上每個設備的電源腳與地線腳之間應放置一個0.01uf-0.1uf 的電容。旁路電容就是過濾器。放在電源接入端的大電容（約10uf）用來過濾板子產生的低頻（比如60hz 線路頻率）。板上工作中的設備產生的噪聲會產生從100mhz 到更高頻率間的合共振（harmonics）。每個芯片間都要放置旁路電容，這些電容比較小，大約0.1u 左右。
退藕電容的一般配置原則
1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uf以上的更好。
2. 原則上每個集成電路芯片都應布置一個0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1 ~ 10pf的但電容。
3. 對于抗噪能力弱、關斷時電源變化大的器件，如 ram、rom存儲器件，應在芯片的 電源線和地線之間直接入退藕電容。
4、電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點：
a、 在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電 ，必須采用附圖所示的 rc 電路來吸收放電電流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。
cmos的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
由于大部分能量的交換也是主要集中于器件的電源和地引腳，而這些引腳又是獨立的直接和地電平面相連接的。這樣，電壓的波動實際上主要是由于電流的不合理分布引起。但電流的分布不合理主要是由于大量的過孔和隔離帶造成的。這種情況下的電壓波動將主要傳輸和影響到器件的電源和地線引腳上。
為減小集成電路芯片電源上的電壓瞬時過沖，應該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環路的輻射。
當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
去耦電容配置的一般原則如下：
● 電源輸入端跨接一個10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。
● 為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內阻抗小于1Ω，而且漏電流很小（0.5uA以下）。
對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。
● 去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
● 在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電，必須RC 電路來吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。
● CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
● 設計時應確定使用高頻低頻中頻三種去耦電容，中頻與低頻去耦電容可根據器件與PCB功耗決定,可分別選47-1000uF和470-3300uF；高頻電容計算為: C=P/V*V*F。
● 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
● 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電時，外殼要接地。
信息來自：
鉭電容 陶瓷電容 二、三極管 晶體振蕩器
